岗位职责
团队介绍：字节芯片研发团队目前工作主要集中在芯片设计环节，主要围绕字节自身业务展开芯片探索，为字节多项业务的专用场景定制硬件优化，设计多款基于先进半导体工艺的云端复杂芯片，以期提升性能、降低成本。早期若干芯片项目已经进入到量产部署阶段，有多次一版成功的投片经历，所用工艺包含多个主流的先进工艺节点。与基础设施各团队之间工作的整体协同，能更容易和更好地发挥芯片研发的价值。
- 参与AI芯片核心架构的技术探索与方案设计，覆盖计算阵列、存储层次、片上、片间互联、控制系统等关键模块，输出架构设计文档与技术方案；
- 负责架构性能建模与量化评估，通过仿真建模、理论分析等手段，评估方案的算力、带宽、延迟、能效等核心指标，支撑架构选型与迭代优化；
- 开展AI训练与推理场景的软硬件协同设计，参与指令集定义、算子映射策略、访存调度机制优化，对接编译器与系统软件团队，推动架构特性在软件栈高效落地；
- 针对大语言模型、多模态等业务场景，开展AI模型与算子的计算访存特征分析，定位系统性能瓶颈，提出硬件架构层面的优化方向与改进建议；
- 跟踪业界AI芯片架构、大模型技术的前沿进展，开展新技术预研与方案验证，输出技术调研报告。
任职要求
- 2027届获得本科及以上学历，计算机科学与技术、电子工程、微电子、通信工程等相关专业优先；
- 扎实掌握计算机体系结构基础理论，对CPU/GPU/典型AI加速器架构有深入理解，熟悉计算单元、存储层次、片上/片间互联的基本设计原理；
- 了解深度学习基础原理，熟悉典型AI模型的网络结构与核心算子，对AI工作负载的计算与访存行为特征有一定认知；
- 了解大模型推理、分布式训练的基本流程，对反向传播、参数更新、数据/张量并行等策略有基础认知；
- 具备至少一类开发能力：
1）架构建模与性能分析：熟练使用Python/C++；
2）硬件设计与功能验证：掌握Verilog/SystemVerilog。
加分项
- 有AI芯片架构建模、性能分析或算子优化相关项目/研究经验，熟悉gem5等架构仿真与建模工具者优先；
- 了解开源大模型推理框架（如DeepSeek、vLLM、TensorRT-LLM）或PyTorch等深度学习框架，有模型调优、自定义算子开发经验者优先；
- 了解高速互联接口（SerDes/UCIe）、TCP/IP协议栈或RDMA技术，对分布式训练的系统互联架构有认知者优先；
- 有体系结构/AI芯片相关领域学术论文发表、相关竞赛获奖或流片参与经历者优先；
- 熟悉RISC-V指令集、向量/SIMD架构、存算一体、近存计算等技术方向者优先。